Simulação de uma Memória Cache

[hit-ratio graph]

Para a cadeira de Arquitectura de Computadores na FEUP, precisei, juntamente com o Paulo Bluemel, de apresentar uma pequena simulação de uma memória cache, split, 2 way set associative com LRU.
Aqui está o relatório :

o cache_sim.pdf
pdf


E aqui estão os slides utilizados na apresentação:

o cache_sli.pdf
pdf


Os ficheiros que são referidos no relatório, encontram-se aqui.
BackTo front page Pages by Nuno Nunes.